K
kumarghz
Guest
Vážení členové,
I K vybudování sériový model Flatness IC pro účely testování pomocí tester.
V současné době jsem postaven obvodu TTL pomocí ICS.Níže jsou potíže, které jsem čelí,
1.LTX Tester není schopný generovat sériový model a přepínání tester je velmi pomalé, pouze 250us max mohou být archivovány, kde můj požadavek ~ 20ns přepínání.
2.TTL obvodu má mnoho weekness jako množitelský prodlení (za každou bránu asi 10ns)
3.I cant třeba změnit způsob, budoucnost, pokud mohu použít TTL obvodů.
4.Hodně Podle / overshots problém při použití TTL.
I připojuje vzorku vzor.Prosím radu, co by bylo nejlepší přístup při navrhování tohoto Sériový model generátoru?
pozdravy,
Kumar
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu
I K vybudování sériový model Flatness IC pro účely testování pomocí tester.
V současné době jsem postaven obvodu TTL pomocí ICS.Níže jsou potíže, které jsem čelí,
1.LTX Tester není schopný generovat sériový model a přepínání tester je velmi pomalé, pouze 250us max mohou být archivovány, kde můj požadavek ~ 20ns přepínání.
2.TTL obvodu má mnoho weekness jako množitelský prodlení (za každou bránu asi 10ns)
3.I cant třeba změnit způsob, budoucnost, pokud mohu použít TTL obvodů.
4.Hodně Podle / overshots problém při použití TTL.
I připojuje vzorku vzor.Prosím radu, co by bylo nejlepší přístup při navrhování tohoto Sériový model generátoru?
pozdravy,
Kumar
Omlouváme se, ale musíte přihlásit a prohlížet tuto přílohu