generar Layout a partir de VHDL

Alguien a utilizado alguna vez synopsys??
Como puedo generar un Layout a partir de un cĂłdigo VHDL por bloques (unidos por medio de la instrucciĂłn Portmap) todo desde synopsys.
Gracias